# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-058873

(43)Date of publication of application: 28.02.1990

(51)Int.Cl.

H01L 27/12 H01L 21/314 H01L 21/76 H01L 27/06

(21)Application number : **63–211383** 

(71)Applicant: TOSHIBA CORP


(22)Date of filing: 25.08.1988 (72)

(72)Inventor: OGINO MASANOBU

### (54) LAMINATION STRUCTURE SEMICONDUCTOR SUBSTRATE

(57) Abstract:

PURPOSE: To restrain contamination to a minimum in the manufacturing process of a semiconductor device by arranging a polycrystalline layer so as to be adjacent to dialectic. CONSTITUTION: A high concentration N+ type diffusion layer 3 is formed by implanting ion, e.g., As, in a mirror-polished surface of a first silicon semiconductor substrate, and thermally diffusing it to a specified depth. A polysilicon layer 3 is grown thereon by low pressure CVD method. A thermal oxidation film 4 is grown on the mirror-polished surface of a second silicon semiconductor substrate 5. The thermal oxidation film 4 is dielectric interposed between a first and a second different silicon semiconductor substrates 1 and 5. The polysilicon layer 3 adjacent to the thermal oxidation film 4 becomes gettering nucleus of contamination atoms at the time of forming a semiconductor device. Since the contamination atom is trapped by the crystal defect of the polysilicon layer 3, the number of contamination atoms in the first and the second silicon semiconductor substrates 1, 5 remarkably decreases.



## ② 公開特許公報(A) 平2-58873

∰Int. Cl. ⁵

識別記号 庁門

庁内整理番号

每公開 平成2年(1990)2月28日

H 01 L 27/12 21/314 21/76 27/06

7514-5F A 6824-5F D 7638-5F

7735-5F H 01 L 27/06

321 C

審査請求 有

請求項の数 3 (全9頁)

60発明の名称 積層構造半導体基板

②特 願 昭63-211383

②出 願 昭63(1988) 8月25日

神奈川県川崎市幸区堀川町72番地 株式会社東芝堀川町工

場内

⑪出 顋 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江 武彦 外2名

明 細 書

1. 発明の名称

積層構造半導体基板

- 2. 特許請求の範囲
- (1) 少なくとも2枚以上の半導体基板を少なくとも1つの誘電体を介在させ、接着して形成される積層構造半導体基板において、前記少なくとも1つの多結品層が設けられていることを特徴とする積層構造半導体基板。
- (2) 前記誘電体がホウ楽シリケートガラス(BSG)、りんシリケートガラス(PSG)、およびホウ※-りんシリケートガラス(BPSG)であることを特徴とする請求項(1)記載の積層構造半導体基板。
- (3) 前記多結晶層にりんが10 1° atoms/cm³以上含まれていることを特徴とする請求項(1)あるいは(2)いずれかに記載の積層構造半導体基板。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、半導体基板に関するもので、特に 2枚以上の半導体基板を誘電体を介在させ、接着 した積層構造半導体基板に関する。

(従来技術)

近年、2枚以上の異なる半導体基板、特にシリコン半導体基板同士を直接接着する接着技術が発達している。この2枚以上の異なる半導体基板同士を直接接着する技術としては、接着する半導体基板の接着面を鏡面研磨し、この接着面同士を接着材を用いずに貼り合わせて熱処理して接着するという方法等がある。

第8図に、第1の従来例として、2枚の異なる 半導体基板を誘電体を介在させ接着した積層構造 半導体基板(接着ウェーハ)を用いて形成した、 IPD (Intelligent Pover Device)業子断 面図を示す。

第8図において、第1のシリコン半導体基板1

と、第2のシリコン半導体基板 5 を用意し、まず、第1のシリコン半導体基板 1 の鏡面研磨した面に、例えば A s (ヒ素)をイオン注入し、次に熱酸化により熱酸化膜 1 0 を形成する。この時の熱により、前記のイオン注入されたイオンは所定の深さに熱拡散され、N+型拡散 M 2 を形成する。

次に、第2のシリコン半導体基板5°の鏡面研磨した面に、熱酸化膜4を成長させる。そして、この第2のシリコン半導体基板5°の上に、前記の第1のシリコン半導体基板1を反転させ第1および第2のシリコン半導体基板1、5°の鏡面研磨した面が対向するようにして乗せ、温度1100℃、02 雰囲気中で熱処理し、第1および第2のシリコン半導体基板1を研磨する。

次に、接着された第1および第2のシリコン半 導体基板において、上層に配置された第1のシリ コン半導体基板1上にホトレジストを堆積し、パ ワートランジスタ領域パターンを形成する。そし てこのパワートランジスタを下層の第2のシリコ

15を形成する。次に、全面にゲート酸化膜を形成し、その上にポリシリコンを全面に堆積し、所定の電極バターンにパターニングし、ゲート電極ができる。次に、層間絶縁膜を全面に堆積し、コンタクト孔を開孔し、所定の配線を施すことにより、IPD(Intelligent Pover Device)が製造される。

次に、第9図は、第2の従来例として、2枚の 異なる半導体基板を誘電体を介在させ接着した積 層構造半導体基板(接着ウェーハ)を用いて形成 した、ダイオードの断面図を示す。

第9図において、第1のシリコン半導体基板1 と、第2のシリコン半導体基板5を用意し、まず 第1のシリコン半導体基板1の銃面研磨した面に、 例えばAs(ヒ素)をイオン注入し、所定の深さ に拡散させ、高濃度N+型拡散層2を形成する。

次に、第2のシリコン半導体基板5の鏡面研磨した面に、熱酸化膜4を成長させる。そして、この第2のシリコン半導体基板5の上に、前記の第1のシリコン半導体基板1を反転させ、第1およ

ン半導体基板5 °に届くようにエッチング除去し、新たにN型のシリコン届16を気相成長させ、再度、所定の厚さまで研磨する。

次に、再度ホトレジストを堆積し、案子絶線分離領域パターンを形成し、下層の第2のシリコン 半導体基板 5 ~に届くように、案子分離絶縁領域 用の孔を開孔し、その孔の側面を酸化させ、酸化 膜 6 ~を形成し、次にその孔にポリシリコン層 3 ~を堆積する。

前記ホトレジストを除去し、再度ホトレジストをなまし、再度ホトレジストを地積し、P型領域パターンを形成する。オン注入は、P型領域に例えばB(ホウ素除去し、対策を表し、対策を形成し、対域にののN型形成し、対域にののではAs(ヒ素)を高濃度でイオンに入し、熱域をサー型領域に例えばB(ホウ素)を高濃度拡散させ、P+型領域に例えばと、P+型領域に例えばと、P+型高濃度拡散させ、P+型領域に例えばと、P+型高濃度拡散

び第2のシリコン半導体基板1、5の鏡面研磨した面が対向するようにして乗せ、温度1100℃、 О₂ 雰囲気中で熱処理し、第1および第2のシリコン半導体基板1、5同士を接着し、次に、シリコン半導体基板1側を所定の厚さに研磨する。

ドの電極 7 が形成され、ダイオードが製造される。 従来、このような積層構造半導体基板(接着ウェーハ)を用いて形成した半導体建におは言え、 半導体基板同士の接着技術が発達したとは言え、半 の接着技術が実用化して間もないことからの、半 導体、基質の製造工程中の汚染に対する配慮は何因に なって、即ち、半導体基板中に形成される半導体 まってより、この半導体基板に形成される半導体 装置のPN接合のリークイムが小さい等の欠点が あった。

(発明が解決しようとする課題)

この発明は、上記のような点に鑑みて為された もので、半導体装置の製造工程中における汚染を 最少限に抑える作用がある積層構造半導体基板を 提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

この発明による積層構造半導体基板にあっては、

成した第1の実施例に係わるダイオードについて第1図の断面図を用いて説明する。

第1図において、第1のシリコン半導体拡板1と、第2のシリコン半導体基板5を用意し、まず第1のシリコン半導体基板1の鏡面研磨した面に、例えばAs(ヒ※)をイオン注入し、所定の深さに熱拡散させ、高濃度N+型拡散層2を形成する。次にその上部にポリシリコン層3を減圧CVD(Chemical Vapor Deposition)法により成長温度 650 ℃で、例えば 2000 Å 成長させる。

次に、第2のシリコン半導体基板5の鏡面研磨した面に無酸化膜4を成長させる。そして、この第2のシリコン半導体基板5の上に、前記の第1のシリコン半導体基板1、5の鏡面研磨した面が対向するようにして乗せ、温度1100℃、 〇2 雰囲気中で無処理し、第1および第2のシリコン半導体基板1、5同士を接着し、次に、シリコン半導体基板1、5コン・リコン半導体基板1、5コーを接着し、次に、シリコン半導体基板1側を所定の厚さに研磨する。

次に、接着された第1および第2の半導体基板

2枚以上の異なる半導体結板を少なくとも1つ以上の誘電体を介在させて接着してなる積層構造半導体基板 (接着ウェーハ) において、この誘電体に隣接して多結晶層を設けることを特徴とする。

(作用)

上記のような積層構造半導体基板にあっては、誘電体に隣接して設けられた多結晶層が半導体装置の製造工程における汚染原子のゲッタリングの核となり、即ち、多結晶層中の結晶欠陥等に汚染原子がトラップされることにより、半導体基板における汚染原子の数は大幅に減少し、半導体基板に比成される半導体装置の形成が可能となる。

(実施例)

以下、第1図乃至第5図を参照して、この発明に係わる積層構造半導体基板を用いて形成したダイオードおよびその製造方法、絶縁分離型バイポーラ集積回路およびその製造方法について説明する。

(1) この発明の積層構造半導体基板を用いて形

において、上層に配置された第1のシリコン半導 体基板1上に熱酸化により、熱酸化膜6を形成し、 ホトレジストを用いて、カソード電極取出し領域 の酸化膜を除去し、例えばAs(ヒ紫)をイオン 注入し、熱拡散させ、カソード電極取出し用の高 濃度 N + 型拡散 層 9 を 高 濃度 N + 型 拡 散 層 2 に 接 するように形成する。次に、前記ホトレジストを 除去し、新たなホトレジストにより、アノード電 極取出し領域の酸化膜を除去し、例えばB(ホウ **素) をイオン注入し、熱拡散させることにより、** アノード電極取出し用の高濃度 P + 型拡散 層 8 を 形成する。次に、ホトレジストを除去した後、 P(リン)を含んだポリシリコンを全面に堆積し、 パターニングすることにより、アノード、カソー ドの電極が形成され、この発明の積層構造半導体 基板を用いて形成した第1の実施例に係わるダイ オードが製造される。

このような構成のダイオードによると、 2 枚の 異なる第 1 および第 2 のシリコン半導体基板 1 . 5 の間に介在している誘電体である熱酸化膜 4 に 隣接したポリシリコン層3が、半導体装置を形成する際の汚染原子のゲックリングの核となり、このポリシリコン層3の結晶欠陥等にこの汚染原子をトラップしてしまうため、第1および第2のシリコン半導体基板1、5中の汚染原子の数は、大幅に減少し、高性能、高信頼性のダイオードが提供できる。

(2) この発明の積層構造半導体基板を用いて形成した第2の実施例に係わるダイオードについて第2図の断面図を用いて説明する。

第2図において、第1のシリコン半導体基板1と、第2のシリコン半導体基板5を用意し、まず第1のシリコン半導体基板1の鏡面研磨した面に、例えばA⇒(ヒ素)をイオン注入する。その後、熱酸化により熱酸化膜10を形成し、この時の熱により、前記イオン注入したAs(ヒ紫)イオンが所定深さに拡散され、高濃度N+型拡散層2が形成される。次にその上部に、ポリシリコン層3を減圧CVD(Chemical Vapor Deposition)法により、成長温度650 ℃で、例えば2000Å成長

B(ホウ素)をイオン注入し、熱拡散させることにより、アノード電極取出し用の高濃度 P + 型拡散層 8 を形成する。次に、ホトレジストを除去した後、P(リン)を含んだポリシリコンを全面に堆積し、パターニングすることにより、アノード、カソードの電極が形成され、この発明の積層構造半導体基板を用いて形成した第2の実施例に係わるダイオードが製造される。

させる。

次に、第2のシリコン半導体基板5の鏡面研磨した面に熱酸化膜4を成長させる。そしての第2のシリコン半導体基板5の上に、前記の第1のシリコン半導体基板1、5の鏡面研磨したのシリコン半導体基板1、5の鏡面研磨したの対抗するようにして乗せ、温度1100℃、〇2
雰囲気中で熱処理し、第1および第2のシリコン半導体基板1、5同士を接着し、次に、シリコン半導体基板1側を所定の厚さに研磨する。

次に、接着された第1および第2のシリコン半 導体基板において、上層に配置された第1のシリコン半導体基板1上に熱酸化により、熱酸化態を を形成し、ホトレジストを用いて、カソード電極取出し領域の酸化膜を除去し、例えばAs(ヒ 来 をイオン注入し、熱拡散させ、カソード電極取出 し用の高濃度N+型拡散層9を高濃度N+型拡散 層2に接するように形成する。次に、トレジストを除去し、新たなホトレジストにより、 ジストを除去し、新たなホトレジストにより、アノード電極取出し領域の酸化膜を除去し、例えば

ン半導体基板1、5間の絶縁能力が向上される。

(3) この発明の積層構造半導体基板を用いて形成した第3の実施例に係わるダイオードについて第3図の断面図を用いて説明する。

第3図において、第1のシリコン基板1と、第2のシリコン基板5を用意し、まず第1のシリコン単導体基板1の鏡面研磨した面に、例えばAs(ヒ素)をイオン注入し、所定の深さに熱拡散させ、高濃度N+型拡散届2を形成する。次にその上部にP(リン)を5×10<sup>19</sup>atoms/cm³含ませたポリシリコン届11を成長させる。

次に、第2のシリコン半導体基板5の鏡面研磨した面に熱酸化膜4を成長させる。そして、の第2のシリコン半導体基板5の上に、前記の第1のシリコン半導体基板1、5の鏡面研磨した第2のシリコン半導体基板1、5の鏡面研磨したの別中で、熱処理し、第1および第2のシリコン半導体基板1、5同士を接着し、次に、シリコン半導体基板1側を所定の厚さに研磨する。

次に、接着された第1および第2の半導体基板 1、5において、上層に配置された第1のシリコ ン半導体基板1上に熱酸化により、熱酸化膜6を 形成し、ホトレジストを用いて、カソード電極取 出し領域の酸化膜を除去し、例えばAs(ヒ素) をイオン注入し、熱拡散させ、カソード電極取出 し用の高濃度N+型拡散層9を高濃度N+型拡散 **凮2に接するように形成する。次に、前記ホトレ** ジストを除去し、新たなホトレジストにより、ア ノード電極取出し領域の酸化膜を除去し、例えば B(ホウ紫)をイオン注入し、熱拡散させること により、アノード電極取出し用の高濃度 P + 型拡 散図8を形成する。次に、ホトレジストを除去し た後、P(リン)を含んだポリシリコンを全面に 堆積し、バターニングすることにより、アノード、 カソードの戦極7が形成され、この発明の精層構 造半導体基板を用いて形成した第3の実施例に係 わるダイオードが製造される。

このようなダイオードによると、 2 枚の異なる 第 1 および第 2 のシリコン半導体基板 1 、 5 の間

C V D (Chemical Vapor Deposition)法により成長温度650 ℃で、例えば2000Å成長させる。

次に、接着された第1および第2の半導体基板 1、5において、上層に配置された第1のシリコ ン半導体基板1上に、熱酸化により熱酸化膜6を 形成し、ホトレジストを用いて、カソード電極取 出し領域の酸化膜を除去し、例えばAs(ヒ素) に介在している誘電体である熱酸化腹4に隣接している、P(リン)を5×101°atoms/cm³ 含んだポリシリコン層11が、半導体装置を形成する際のゲッタリングの核となり、このP(リン)を含むポリシリコン層110の結晶欠陥等にこの汚染原子をトラップしてしまうため、また、P(リン)をポリシリコンに含ませることにより、第6図のグラフに示すように、ゲッタリング能力は、さらに高まり、第1および第2のシリコン半導体基板1、5中の汚染原子の数は、一段と減少し、高性能、高信頼性のダイオードが提供できる。

(4) この発明の積層構造半導体基板を用いて形成した第4の実施例に係わるダイオードについて第4図の断面図を用いて説明する。

第4図において、第1のシリコン半導体基板1 と、第2のシリコン半導体基板5を用意する。まず第1のシリコン半導体基板1の鏡面研磨した面に、例えばAs(ヒ素)をイオン注入し、所定の深さに熱拡散させ、高濃度N+型拡散層2を形成する。次に、その上部にポリシリコン層3を減圧

このような構成のダイオードによると、2枚の 異なる第1および第2のシリコン半導体基板1、 5の間に介在している誘電体としてのBPSG膜 12に隣接したポリシリコン層3が、半導体装置 を形成する際の汚染原子のゲッタリングの核とな り、このポリシリコン層3の結晶欠陥等にこの汚 染原子をトラップしてしまうため、第1および第

(5) 第5の実施例として、第3の実施例で述べた2枚の異なるシリコン半導体基板の間に介在する誘電体に隣接するポリシリコンにP(リン)を含ませた例についての変形例としての絶縁層分離型バイポーラ集積回路を第5図の断面図を用いて説明する。

第5図において、第1のシリコン半導体基板1

子分離絶縁領域用の孔を開孔する。次に、その孔 の側面を酸化させ、酸化膜6~を形成する。次に その孔にポリシリコン層3~を堆積する。次に、 前記のホトレジストを除去し、新たなホトレジス トを堆積し、ベース領域パターンを形成する。そ して、ベース形成領域に例えばB(ホウ素)をイ オン注入する。次にホトレジストを除去し、再度 新たなホトレジストを堆積し、コレクタ電極取出 し領域9およびエミッタ形成パターンを作り、コ レクタ電極取出し領域9およびエミッタ形成領域 に例えばAs (ヒ素) をイオン注入する。次に、 全面に熱酸化による熱酸化膜6を堆積する。この 時、熱酸化の熱により、前記イオン注入したイオ ンが所定の深さに拡散され、ベース拡散層8、エ ミッタ拡散層13およびコレクタ電極取出し領域 9 が形成される。次に、これらの拡散層にコンタ クト孔を開孔し、P(リン)を含んだポリシリコ ンを全面に堆積し、パターニングすることにより、 ベース、エミッタおよびコレクタの各電極が形成 され、この発明の積層構造半導体基板を用いて形

と、第2のシリコン半導体基板5を用意し、まず第1のシリコン半導体基板1の銃面研磨した面に、例えばAs(ヒ素)をイオン注入し、所定の深さに熱拡散させ、高濃度N+型拡散層2を形成する。 次にその上部にP(リン)を含んだポリシリコン 圏11を成長させる。

次に、第2のシリコン半導体基板5の鏡面研磨した面に熱酸化腹4を成長させる。そして、の第2のシリコン半導体基板5の上に、前記の第1のシリコン半導体基板1、5の鏡面研磨したが対向する用にして乗せ、温度1100℃、02 雰囲気中で熱処理し、第1および第2のシリコン半導体基板1、5同士を接着し、次に、シリコン半導体基板1、5同士を接着し、次に、シリコン半

次に、接着された第1および第2の半導体基板 1、5において、上層に配置された第1のシリコン半導体基板1上にホトレジストを堆積し、素子 分離用の絶縁領域形成パターンを作り、下層のシ リコン半導体基板の熱酸化膜4に届くように、素

成した第5の実施例に係わる絶縁層分離型バイポーラ集積回路が製造される。

#### [発明の効果]

以上説明したようにこの発明によれば、 2 枚以上の異なる半導体 甚板を少なくとも 1 つ以上の誘電体を介在させて接着してなる積層 構造半導体 基板において、この誘電体に隣接して設けられた多結晶層が、半導体装置を製造する際の汚染原子のゲッタリングの核となり、汚染原子をこの多結晶

園の結晶欠陥等にトラップしてしまうため、半導体基板中の汚染原子の数が大幅に減少し、半導体基板に形成される半導体装置の素子中の少数キャリアのライフタイムの向上、PN接合のリーク電流の減少、および製造歩留りの向上により、高性能、高信頼性の半導体装置が提供できる。

第 6 図は、第 9 図に示す従来例の P N 接合のライフタイムを 1 とした場合、第 1 乃至第 3 の実施例の P N 接合のライフタイムを比率で表わしたグラフである。第 3 の実施例のポリシリコンに P (りん)を5×10 10 10 10 11 20


第7図は、第9図に示す従来例のPN接合のライフタイムを1とした場合、誘電体に隣接する多結晶中のP(りん)濃度と、PN接合のライフタイムとの関係を比率で表わしたグラフである。多結晶中に含ませるP(リン)の濃度は、基本的にはいくらでも良いのだが、第7図から分るように、実用上は、1×10<sup>19</sup>atoms/cm³以上が望まし

出願人代理人 弁理士 鈴江武彦


LI.

### 4. 図面の簡単な説明


1 … 第 1 の N 型 シリコン半 導体 甚 板 、 2 … N + 型 拡 散 層 、 3 … ポリシリコン 層 、 3 ~ ポリシリコン 層 、 3 ~ ポリシリコン 層 、 4 … 熱 酸 化 膜 、 5 … 第 2 の N 型 シリコン




第 1 図




第 2 図




第 3 図





第 4 図




第 5 図









第 8 図

第 9 図